三、加法器
加法器包括半加器和全加器。介紹的半加器能將兩個二進製數4、5相加，產生本位和數3並產生進位數但不考慮來自相鄰低位的進位數，半加器的邏輯符號。
學習指導
一、本章主要概念閾值電壓、噪聲容限、開門電阻、關門電阻、功耗延遲積；
開啟電壓、導電溝道、傳輸門、三態門、集電極開路門；組合電路、全加器、數據選擇器。
二、各節自學指導
TTL集成門電路輸入信號有一個或多個為低電平時電路工作情況。
TTL與非門的外特性和主要參數電壓傳輸特性和噪聲容限電壓傳輸特性是表示與非門輸出電壓隨輸入電壓變化的曲線。可分為截止區、線性區、轉折區、飽和區。在截止區、線性區輸出為高電平，飽和區輸出為低電平。轉折區中點所對應的輸入電壓值稱為閾值電壓，由於轉折區曲線陡峭，可近似認為輸入電壓大於時輸出為低電平。
TTL與非門輸出端開路，輸出低電平時電源提供的電流和功率分別稱為空載導通電源電流；似和空載導通功耗。輸出端開路，輸出高電平時電源提供的電流和功率分別稱為空載截止電源電流。
平均傳輸延遲時間是截止延遲時間和導通延遲時間?的平均值越小，門電路的工作速度越快。
功耗延遲積是平均傳輸延遲時間和空載功耗的乘積，該乘積越小，電路的綜合性能越高。
其它形式的TTL門電路普通TTL與非門電路的輸出端不能並聯使用。當需要門電路輸出端直接並聯時，可使用集電極開路門和三態門。集電極開路門輸出管的集電極是開路的，使用時，應在輸出端與電源之間外接電阻。當多個TTL門的輸出端並聯在一起共用一個外接電阻時，可實現“線與”邏輯功能。三態門電路輸出狀態有髙電平、低電平、高阻態三種。將若幹個三態門輸出端並聯在總線上，能在同一條導線上分時傳送這些門電路的輸出信號。
習題中介紹了TTL或非門電路和TTL與或非門電路，它們的電氣特性與TTL與非門基本相同。
TTL門電路的改進係列簡介74H係列采用複合管輸出級，減小了各個電阻的阻值，提高了電路的工作速度，但工作速度的提高是以增加電路功耗的代價換來的。74S係列采用了有源泄放網絡及抗飽和肖特基三極管，在功耗基本相同的情況下，74S係列比74H係列工作速度快一倍。74LS係列用肖特基二極管代替了輸入多發射極三極管，大幅度提高了各個電阻的阻值，它的功耗-延遲積在四種係列中最小，綜合性能較好，已成為電路的發展主要方向。
1.CMOS門電路
從03場效應管及其開關作用MOS管利用產生的電場改變導電溝道的電阻值，從而控製漏極電流它是單極型器件。MOS管有增強型、耗盡型、增強型、耗盡型四種類型。從管的漏極特性曲線有三個工作區：截止區、放大區、可變電阻區。CMOS門電路中增強型MOS管通常工作於截止區和可變電阻區。當MOS管時，管子截止，漏極與源極之間相當於斷開；管子導通，漏極與源極之間相當於一個小電阻。
CMOS電路的係列和使用注意事項CMOS電路的係列主要有係列。使用CMOS電路時應注意輸入端可能被靜電電壓損壞，不用的輸入端不能懸空。件。必須熟悉其邏輯功能、電氣特性和引腳排列圖，才能靈活運用。一般手冊中均給出功能表、電氣特性及引腳圖。它們的電氣特性與同類的TTL門電路CMOS門電路基本相同。使用中規模集成器件來設計組合邏輯電路越來越普遍，可以簡化電路、減少連線，提高電路的可靠性，簡化設計工作。數據選擇器可以用來實現組合邏輯電路。
三、典型例題解析
電路均為TTL門電路，說明欲實現表達式的功能，在電路連接上有什麼錯誤？如何改正？解在與非門輸出端和三極管基極之間應加上限流電阻，否則與非門輸出高電平時會損壞器件。
圖與門不用的輸入端外接電阻應大於開門電阻，以保證其輸入為邏輯。
四、實用電路舉例
1.用三態門構成總線
在計算機係統中，為了減少連線的數目，希望能在同一條導線上分時傳送若幹個門電路的輸出信號，這可以用三態門來實現，隻要使各個門的控製端輪流為1，且任何時刻僅有一個控製端為1，就可以把各個門的輸出信號輪流傳送到公共傳輸線總線上去而又互不千擾，這種連接方式稱為總線結構。
2.智力競賽搶答電路
是一種智力競賽搶答電路，供三組使用。每一路由與非門、發光二極管、搶答開關組成。搶先撥動開關，相應發光二極管發亮，且端輸出高電平驅動電鈴電路發聲，此時撥動無用，學生可自行分析其原因。