一、MOS場效應管及其開關作用
1.N溝道增強型場效應管（簡稱增強型CMOS管）
舊溝道增強型場效應管的結構示意及電路符號示。
在P型底上，製作兩個高摻雜的型區，用金屬導線引出作源極和漏極然後在矽表麵氧化覆蓋二氧化矽絕緣層，在漏極、源極之間的絕緣層上覆蓋薄層金屬膜作為柵極盡。由於漏極和源極在結構上是對稱的，可以互換使用。
漏區與N型源區之間被P型襯底隔開，漏極與源極間是兩個反向的結，不管漏極與源極之間所加電壓是正是負，總有一個反向偏置而截止，故漏極電流幾乎為零。
將襯底與源極聯接在一起，在柵極運與源極^之間加上正向電壓，就會產生垂直於襯底表麵且指向襯底的電場。電場排斥P型襯底表層中的多數載流子空穴，而把襯底中的少數載流子電子吸引到表層。當足夠大時，吸引過來的電子足夠多，使原來是P型的襯底表層轉變成N型層。這個N型溝通源區和漏區形成N型導電溝道，此時在漏極過與源極之間接上電源。將產生漏極電流，管子導通，增大則導電溝道增寬，溝道電阻減反相器。
2.工作原理
外界感應電荷很容易在柵極電容上積累起來形成較高電壓而將二氧化矽絕緣層擊穿損壞CMOS管。為了防止這種擊穿，實際的CMOS反相器輸入端加了保護電路。組成輸入保護電路，二極管導通電壓為0.7V左右，反向擊穿電壓為30V左右，它小於柵極氧化層耐壓（約為柵極等效電容，阻值為1.5~2.5V，組成積分電路，對輸入端幹擾電壓起衰減和濾波作用。電壓也被限製在30V內不會擊穿氧化層。正常工作時，在0~100之間，二極管均截止，保護電路不起作用。
3.特點
極小在靜態時不論輸出是高電平還是低電平，總有一個管子是截止的。電流幾乎為0，因此靜態極小，這是CMOS電路的突出優點。
邏輯擺幅大輸出電平約為0，輸出高電平均為17V。邏輯擺幅約為17V，電源利用率高。
抗幹擾能力強由於電壓傳輸特性的轉折區很陡，所以噪聲容限很大。高電平噪聲容限和低電平噪聲容限相等，約為電源電壓的45V，高於TTL電路。
電源電壓範圍寬現代生產的CMOS電路可在3~18V電源電壓下正常工作。
扇出係數大COMS電路輸出低電平時電流能力不如TTL電路，但由於電路輸入電流極小，故扇出係數比TTL電路大。
工作速度高無論輸出高電平還是低電平，負載總是通過導通管和電源或地相連，負載電容充放電較快，故開關速度較高。但比TTL電路低些。
三、與非門和或非門
帶緩衝級的與非門和或非門
在每個輸入端和輸出端加一個反相器作緩衝級可消除輸入端狀態對電路性能的影響。中包含四個2輸入端與非門，圖給出其單元電路，圖給出電路的邏輯。
1.使用注意事項
COMS電路的輸入端雖然設置了保持電路，但它能承受的靜電電壓和脈衝功率還是有一定限度的。在使用時注意以下事項：
存放、運輸器件時，不要用容易產生靜電高壓的化工材料和化纖織物包裝，最好使用金屬屏蔽層作包裝材料。
組裝、調試電路時，烙鐵、儀表、工作台麵等應良好接地，要防止操作人員衣著的靜電幹擾。COMS電路不用的輸入端不能懸空。
6.3組合邏輯電路
數字電路可分為兩大類：時序邏輯電路和組合邏輯電路。組合邏輯電路由門電路組成，其輸出狀態僅取決於同一時刻的輸入狀態，而與電路原來的狀態無關。組合邏輯電路沒有存儲和記憶功能。
一、組合邏輯電路的分析
由組合電路邏輯圖確定該電路邏輯功能的過程稱為組合電路的分析。組合電路分析的一般步驟是：根據邏輯圖逐級寫出輸出端的邏輯表達式。
由真值表或簡式可以看出，看作二進製加法運算中的被加數及加數就是4加6所得的本位和數，0就是4加6的進位數。所以，該電路是兩個一位二進製數的加法電路，稱為半加器。
二、組合邏輯電路的設計
給定一定的邏輯功能，求出能實現該功能的組合電路邏輯圖，稱為組合電路的設計。用小規模集成門電路設計的一般步驟是：
根據實際問讀對邏輯功能的要求，定義輸入邏輯變量和輸出邏輯變量，再列出真值表。
根據真值表，用卡諾圖法化簡，寫出輸出的簡與或式；或者根據真值表，寫出輸出的最小項表達式，再用代數法化簡。如果限定使用某種門電路時，將輸出表達式變換成所要求的形式。
一些典型組合邏輯電路在各類數字係統中經常使用，已由廠家製成集成電路產品，如編碼器、譯碼器、加法器、數據選擇器、數據分配器、比較器等。下麵介紹其中兩種。