譯碼器的輸出可以給出128個狀態，分別控製128根字選擇線。對於每一種地址信號就選中其中相應的一根線。
采用雙級譯碼，可以減少選擇線的數目，因為地址譯碼器分成兩個。
關於存儲單元陣列，它是由存儲單元電路組成的，存儲單元電路是存儲器的核心部分。所以存儲單元電路的麵積、功耗以及穩定性，對整個器件的性能有決定性的影響。性能就是伴隨著單元電路的不斷改革而不斷提高的。靜態的存儲單元是六管的反相器交叉偶合而成的觸發器組成的。利用觸發器的兩種穩態來表示存入信息0或1。隻要不斷電，信息就永遠存在。關於靜態存儲單元請參考計算機原理書，此處不再贅述。
二、動態的組成
為了提高存儲容量和降低功耗，要減少存儲單元所占的麵積。為此，最有效的方法是減少存儲單元的管子數目。但是，對於靜態單元，要減少管子數目是有困難的，因為它是基於反相器交叉偶合的靜態觸發器結構。因此，隻有采用動態存儲單元，即信息是以電荷的形式存在柵極電容裏，才能使存儲單元的管子數目減少。目前動態存儲單元是四管、三管甚至單管結構。另外動態存儲單元隻有進行讀寫操作時才讓電流流通，所以功耗也比靜態低。關於動態存儲單元的原理請參考計算機原理書，此處不再贅述。
允許鎖存器，數據輸入鎖存器和數據輸出鎖存器。因為動態尺的存儲容量大，例如16位要有16地址的能力，地址信息共需14位，但是芯片的引腳是有限的，所以地址采用行地址和列地址分時傳送的辦法。即.地址引腳隻有7根，而設行地址選通信號和列地址選通信號，且在芯片內分別設行地址鎖存器和列地址鎖存器。當有效時，將地址總線的信息，具有雙重用途。因為有鎖存器，所以，當地址鎖存完成後，地址總線的信息可以改變。輸入和輸出是分開的，也各有自己的鎖存器。
6.3-2 PAM 芯片的實例
在讀周期的數據輸出，必須在地址信號穩定及片選信號有效後一段時間才是有效的。這裏把從地址信號開始穩定到數據有效建立的時間稱為讀取時間。片選信號可以晚一些建立（不是必要的，但是一般係統中也是經常的），片選信號建立後，數據輸出的存效建立最晚不超過（時間當然此時還必須滿是以的要求）。一般在係統中，片選信號相對地址信號穩定的延遲不是很大，。
數據保持時間表示在地址信號及片選信號撤銷後，輸出數據能夠保持的時間，在係統設計中有時可以利用這個時間。
讀周期與讀取時間是兩個不同的概念。讀周期表示二次連續操作的必須間隔的時間，它一般要大於讀取時間。
存儲器芯片的寫操作是在地址穩定與片選信號有效後，在維持寫脈衝（控製線為低電平）的最小寬度條件下（在時間內，寫入數據是穩定的），才能可靠地寫入。所以數據表中給出IV？的最小寬度。數據穩定建立時間（V是以寫脈衝的後沿往前計算的。
周期從地址有效開始，由於地址信息在中沒有被鎖存，故在期間地址線上的信息必須保持穩定。地址信息出現以後，緊跟著要出現片選信號該信號是低電平有效。片選信號有效再經過時，被尋址的躍入單元的信息送上數據總線，稱為數據有效。
行鎖存器內的行地址信息送入行譯碼器，每一種信息使譯碼器128個輸出端其中之一有效，即選中其對應的128行中的一行。每一行有128個單元，它們被選通到讀出放大器去。在那裏每一個存儲單元的邏輯電平都被鑒別、鎖存和重寫。但是列鎖存器的信息也送入列譯碼器去譯碼，它的128個輸出端相應地隻有一個有效，因此，隻選通128個放大器中的一個，把其信息送至輸出緩衝器。
芯片的數據輸入引腳和輸出引腳是分開的，並有各自的緩衝器。此外隻有一個控製信號端，沒有設片選端。一般是另加外部邏輯電路，一起作用的信號去控製產生，以代替的作用。
周期從脈衝變低開始，但地址信息必須在變低前有效。若的脈衝寬度大於，則可以在有效後，經過時間，使讀出數據有效。但這必須要保證有效到輸出數據有效之間的時間大於1。也即必須在自有效起至時間前變為有效。而自有效起經過時間，即可變為有效，故兩者之間為的時間窗。隻要在這段時間內有效，就不影響讀出數據變為有效的時間。
地址必須在有效前、有效，有效後應保持時間這樣才能保證行地址與列地址能正確選通到相應的鎖存器，且有是夠的時間譯碼。
由於片中有地址鎖存器，故在所要求.的列地址保持時間以後，在讀、寫周期完成以前，外界的地址總線上的信息可以改變。
在每次讀周期時，由七位行地址所選中的整行上進行刷新。一個刷新周期刷新一整行，即128個單元。這就是說，在時間內要刷新125行，即必須完成128個刷新周期。否則，將有可能把原存的信息丟在以Z80為的係統中，為進行刷新，提供了刷新信號。刷新時為低（有效），而為高，而且的寬度必須大於48，刷新地址必須在有效前、已有效，且要保持時間。在刷新周期必須要斷開輸出。