3 軟件設計
多模式信號源係統軟件設計的關鍵就是對FPGA（可編程邏輯門陣列）以及嵌入式軟核NIOS II進行設計，而對AD8320、AD9856等器件的操作都是利用FPGA對其內部寄存器進行設置。
3.1 基於NIOS II的控製模塊
在FPGA內部，實現邏輯軟件主要依靠控製模塊。在本係統中，基於NIOS 的控製模塊主要任務就是完成信號源板與控製中心的通信，從而獲取工作任務。另外，控製模塊還完成通信單元、跳速時鍾控製單元、相位累加控製單元、AD8320、AD9856等器件的控製寄存器設置工作。
本係統采用NIOS II的控製模塊，因此利用嵌入式軟核NIOS II對AD9856等器件進行配置。由於這部分工作在加電後一次性完成，因此，在信號源係統正常工作期間，無需對數據處理對象AD9856進行再次讀寫。
在本係統正常運行期間，AD9856調製數據是需要連續讀寫的數據，該調製數據是由最大頻差控製的。一種比較簡單的工作模式就是NIOS II提供AD9856的數據以及所需時鍾，並在其控製下完成係統所需的功能。
3.2 數據與信號處理模塊
該模塊是整個邏輯模塊的核心部分，也是最複雜的模塊。數據與信號處理模塊的主要功能就是實現各種參數的配置、鎖存以及進行兩級DDS操作。另外，每個通道信號所產生的模塊都是相同的。
數據與信號處理模塊基本結構為兩級DDS結構以及四路並行結構的I、Q信號處理模塊。在兩級DDS中，第一級DDS用於FM，第二級DDS則用於其它各種模式，如調幅AM、調頻FM、上邊帶USB、下邊帶LSB、雙邊帶DSB、連續波CW；在四路通道中，第一個通道用作跳頻FH，如果信號模式是FM+FH，那麼用的是第一個通道和第二個通道，這種情況下，第二個通道主要用作FM。
在進行加法器的設計時，如何實現高速處理是一個非常關鍵的問題。在本係統中，需要設計一個高速低功耗的相位加法器。該相位加法器主要實現四個通道信號相加的功能。
本文設計的多模式信號源係統有兩級DDS，四個通道，每個通道有三路數據，總計有十二路的數據相加。第二級DDS的RAM產生8 bits有符號數的正弦波。由於加法器實現的是補碼運算，在FPGA後級的AD9856模塊需要二進製補碼數據，因此在進行FPGA設計時，還有一個補碼轉換的過程。
4 係統測試
多模式信號源的係統的設計目標就是設計一個多製式通用型的信號源。本係統測試的基本指標為：一般情況下，DDS的噪聲抑製大於50dB，D/A轉換模塊AD9856的抑製比可以達到60dB，線性放大器AD8320的抑製比可以達到50dB，多模式信號源要求諧波和噪聲抑製大於45dB。因此，要滿足性能指標要求就要盡可能的提高信號源的質量。
5 結論
本文給出了一種多模式信號源設計方案，該設計方案基於軟件無線電思想，設計采用的關鍵技術是直接數字頻率合成（DDS），該係統在FPGA中實現信號處理，獲得了多種不同模式並且質量很高的信號。測試證明，該設計方案能夠滿足性能指標要求，具有可行性。
參考文獻
【1】姚小朋.基於DDS的多波形信號發生器設計【J】.現代儀器，2007，2.
【2】趙林靖.基於軟件無線電的多製式信號發生器的設計與實現【J】.電子技術應用，2003，1（3）.